Circuits and equipment using CMOS ROM

본 발명은 씨모스 롬을 이용한 회로장치에 관한 것으로, 특히 일반 롬 대신에 씨모스 롬을 이용하여 한 번의 표준 씨모스 공정만으로 원칩화가 가능한 씨모스 롬을 이용한 회로 장치에 관한 것이다. 그 장치는 표준 CMOS(Complementary Metal Oxide Semiconductor) 공정으로 구현된 ROM(Read Only Memory)을 이용하여, 상기 ROM이 포함된 회로장치의 다른 소자들과 함께 표준 CMOS공정으로 동시 집적이 가능한 것을 특징으로 한다. 본 발명에 의하면, 종래의 일반 롬 대신에 본 출원인에 의해 개발된 씨모스 롬을 이용함으로써, 표준 씨모스 공정만을 이용하여 원칩화가 가능함으로 집적도가 높아지며 비용을 크게 절감시킬 수 있다

NONDECIMATION FILTER USING PULSE TRAIN

디지털 논데시메이션 필터에 관한 것으로서, 연속 펄스를 이용하여 필터 탭이 구성된 논데시메이션 필터에 관한 것이다. 실시예에 따른 필터 회로는 하나 이상의 필터 유닛을 포함하고, 필터 유닛의 각각은 캐패시터를 포함하고, 상기 필터 유닛은 디지털 전류 신호를 입력받아 필터 계수에 기초하여 하나의 캐패시터에 상기 전류 신호를 충전시키고, 상기 하나의 캐패시터에는 다수의 샘플 각각에 대응하는 전하가 누적하여 충전되며, 상기 필터 계수는 상기 필터 유닛에 따라 한 샘플 간격씩 쉬프트되어 상기 필터 유닛에 제공되며,, 출력 펄스 신호에 동기화하여 충전된 캐패시터의 전압을 출력한다. 실시예에 따른 필터 회로에서, 필터 유닛의 각각은, 캐패시터와 디지털 전류 신호의 입력 사이에 위치한 제 1 스위치; 캐패시터와 출력 사이에 위치한 제 2 스위치를 더 포함하고, 제 1 스위치는 필터 계수에 기초하여 스위칭되고, 제 2 스위치는 출력 펄스 신호에 기초하여 스위칭되고, 캐패시터의 일 단은 제 1 스위치 및 제 2 스위치에 연결이 되고, 캐패시터의 다른 단은 그라운드에 연결이 되는 것이 바람직하다

모노리딕 집적회로위에 박막 또는 후막 단결정 압력소자를 집적한 단일 칩 라디오의 구조 및 그 제조방법

A single-chip radio structure with a piezoelectric crystal device integrated on a monolithic integrated circuit and a method of fabricating the same. A thin or thick piezoelectric crystal wafer is bonded on a silicon substrate and adjusted in thickness by mechanical grinding and polishing processes. Then, a surface acoustic wave resonator and other passive devices such as a filter, inductor, etc. are formed on the piezoelectric crystal wafer by a standard lithography process. Therefore, a high-precision oscillator and various passive devices can be included in a monolithic integrated circuit to implement a single-chip radio structure. This single-chip radio structure has the effect of reducing the volume and weight of the entire receiver while maintaining excellent performances provided by passive devices on a crystal substrate, such as frequency stability, frequency linearity and low power consumption, etc., as they are

유한필드에서의긴다항식제산장치

본 발명은 유한 필드에서의 긴 다항식 나눗셈 알고리즘과 그에 따른 하드웨어 아키텍쳐에 관한 것으로 특히, 룩어헤드(Lookahead) 기법과 부분 분할(Partial-Division)을 바탕으로 그룹 단위의 병렬 프로세싱에 의해 유한 필드 심볼간의 승산이 전혀 필요 없게 되어 단위시간당 생성해내는 제산 결과(Throughput)가 기존 방식에 비하여 상대적으로 매우 많아지도록 하기 위한 유한 필드에서의 긴 다항식 제산 장치를 제공하여 향상된 속도가 수십배 정도의 이득을 가지므로 전체적인 파워 딜레이 프로덕트는 아주 낮아지게 되어 이를 활용하면 고속 또는 저전력 소모 또는 둘다 요구되어지는 상황에서도 사용되어질 수 있는 장점을 갖는다

3-Transistor OTP ROM using CMOS Gate Oxide Antifuse

본 발명은 씨모스 게이트 산화물 안티퓨즈를 이용한 3-트랜지스터 한번 프로그램 가능한 롬에 관한 것이다. 본 발명의 일실시예에 따르면, 제1 입력단, 제2 입력단, 및 제3 입력단을 구비하고, 제1 내지 제3 입력단에 인가되는 전압에 의하여 데이터를 저장할 수 있는 한번 프로그램 가능한 롬 셀에 있어서, 제2 입력단을 형성하는 게이트, 드레인, 및 제1 입력단을 형성하는 소오스를 구비하고, 게이트 및 소오스 간에 입력되는 전압에 의하여 활성화되는 셀 액세스 트랜지스터, 게이트, 드레인, 및 셀 액세스 트랜지스터의 드레인에 접속되는 소오스를 구비하고, 게이트에 인가되는 바이어스 전압에 의하여 드레인으로부터 소오스로 전류를 도통시킴으로써, 제3 입력단에 인가되는 고전압이 셀 액세스 트랜지스터에 직접 인가되는 것을 차단시키는 고전압 차단 트랜지스터, 및 제3 입력단을 형성하는 게이트, 및 서로 접속되어 고전압 차단 트랜지스터의 드레인에 접속되는 소오스 및 드레인을 구비하고, 제3 입력단에 고전압이 인가되고, 셀 액세스 트랜지스터가 활성화된 경우 게이트 산화물이 항복되어 단락되는 안티퓨즈 트랜지스터를 포함한다. CMOS, 게이트 산화물, 안티퓨즈, OTP 롬, 메모

Circuit Using Vertical Bipolar Junction TransistorAvailable in Deep n-well CMOS Technology as a CurrentSource

본 발명은 표준 3중 웰 CMOS 공정에서 구현된 수직형 바이폴라 정션 트랜지스터를 이용하는 전압 제어 발진기, 차동 회로, 및 전류 미러 회로에 관한 것이다. 본 발명의 일실시예에 따르면, 전압 제어 발진기는 부성 저항 성분을 생성하기 위한 부성 저항 셀, 제어 전압에 의하여 임피던스를 가변시킴으로써 출력 신호의 주파수를 가변시키는 LC 탱크, 및 일정한 전류를 공급하기 위한 전류 소오스를 포함하되, 전류 소오스는 깊은 n웰을 가지는 표준 3중 웰 CMOS 공정에서 구현되고, 에미터는 CMOS 공정의 n+ 소스-드레인 확산영역에 의하여 형성되고, 베이스는 CMOS 공정의 p웰, p+ 소스-드레인 확산영역에 의하여 형성되며, 콜렉터는 CMOS 공정의 깊은 n웰, n웰 및 n+ 소스-드레인 확산영역에 의하여 형성되는 수직형 바이폴라 정션 트랜지스터로 구현된다. 또한, 본 발명의 다른 실시예에 따르면, 전압 제어 발진기의 부성 저항 셀, 각종 차동 회로의 전류 소오스, 또는 전류 미러 회로의 능동 소자를 수직형 바이폴라 정션 트랜지스터로 구현함으로써, 전체 회로의 위상 잡음 특성과 1/f 잡음 특성 및 소자간 정합 특성을 개선시키며 동작 전압의 여유(voltage head room)를 높일 수 있다

CML TYPE D FLIP-FLOP AND FREQUENCY DIVIDE-BY-ODD NUMBER USING THE SAME

별도의 신호 입력 없이 CML 타입의 D 플립-플롭을 직렬로 연결하는 것만으로 홀수 분주기를 구성할 수 있는 D 플립-플롭 및 이를 이용한 주파수 홀수 분주기가 개시된다. 본 발명에 따르면, 직렬로 연결된 홀수 개의 D 플립-플롭(flip-flop)으로 구성되는 주파수 홀수 분주기에 있어서, 상기 직렬로 연결된 D 플립-플롭 중 홀수 번째의 D 플립-플롭에는 클록 신호로서 비반전 클록 신호(CLK)가 제공되고, 짝수 번째의 D 플립-플롭에는 클록 신호로서 반전 클록 신호(CLK')가 제공되며, 각각의 상기 D 플립-플롭은 입력 신호(D)가 하이(High)일 경우에는 클록 신호의 하강 엣지에서 동작하고, 입력 신호(D)가 로우(Low)일 경우에는 클록 신호의 상승 엣지에서 동작하는, 주파수 홀수 분주기가 제공된다

parallel push-pull amplifier using compensating elements

본 발명은 증폭기에 관한 것으로서, 상세하게는 입력신호의 반파(半波)를 증폭하는 능동소자와 상기 능동소자와 대응성(duality)을 가지며 입력신호의 나머지 반파를 증폭하는 반(反)능동소자로 이루어지는 보상(complementary)소자와, 상기 보상소자의 동작점을 설정하기 위한 바이어스 회로를 포함하여 구성되며, 상기 보상소자로 CMOS를 이용하는 경우에는 소스 공통형 구조를 사용하고, BJT를 이용하는 경우에는 에미터 공통형 구조를 사용하여 푸시풀(push-pull) 형태로 접속한 보상소자를 이용한 병렬 푸시풀 증폭기에 관한 것으로, 본 발명은 현재 사용되고 있는 소스 폴로어(source follower) 구조와 소스 공통형(common source) 구조의 증폭기의 단점을 보완하고 그 장점만을 취함으로써 고효율, 고선형성을 가지며 고주파에서도 충분한 전력 이득을 얻을 수 있는 전력 증폭기의 제작을 가능하게 한다