Frame Prefetching Cache using Multithreaded Frame Scheduling Information

소프트웨어 방식 다중쓰레딩 수행 모텔에서는 컴파일러에 의해 원격 접근이 구분되고, 빠른 문맥 전환을 통하여 긴 원격참조 지연 시간이 감추어지는 방식이 사용된다. TAM 수행 모델에서는 쓰레드의 지역 메모리 접근이 프레임이라는 자료 구조를 통하여 일어나는데, 본 논문에서는 프레임 구조를 위한 캐쉬 메모리를 도입하고, 캐쉬 실패율을 줄이기 위하여 두 가지 기법을 적용하였다. 첫 째는 프레임 스케쥴링 정보에 근거한 선반입 방식이고, 둘 째는 프레임 작업 집합의 개념에 의해 프레임 실행 순서를 바꾸는 것이다. 다중쓰레딩 방식 시뮬레이션을 통하여 벤치마크 프로그램에 대하여 캐쉬 성능 실험을 하였으며, 캐쉬 실패의 원인을 분류하고 분석하였다. 본 논문에서는 스케쥴링 정보에 근거한 프레임 선반입 방식이 캐쉬 실패율을 줄이는 데 매우 효과적임을 보이며, 작업 프레임 집합에 의한 프레임의 실행 순서 변경은 선반입 보다는 덜 효과적임을 보인다. ; In a software-oriented multithreading execution model, the compiler identifies remote accesses and performs fast context switches to hide high access latency, In the TAM model of execution, threads access local memory through a data structure called a "frame". This paper introduces a cache memory architecture for frame structure and applies two techniques to reduce the cache miss ratio, One is frame prefetching, which is based on frame scheduling information, and the other is changing frame execution sequences by the working frame set concept. Multithreading simulation is performed using a set of benchmark programs and causes of cache misses are classified and analyzed. This paper shows the promising result that the frame prefetching based on scheduling information is very effective to reduce the cache miss ratio. But the effect of reordering the sequence of the frame execution is not so significant than the prefetching.본 연구는 한국과학재단 핵심전문연구과제 951-0910-126-2의 지원으로 수행되었

Effect of I-Structure Data Caches on the Performance of Frame-based Multithreaded Model

다중스레드 모델에서는 프로세서가 원격 메모리 참조에 필요한 지연시간(latency) 동안 결과를 기다리게 하는 대신 다른 스레드로 제어를 옮겨 수행을 계속하기 때문에, 원격 메모리에 저장된 I-구조 데이타를 캐쉬에 저장할 때 기대할 수 있는 성능 향상의 정도는 일반적인 데이타 캐쉬에 비하여 훨씬 작을 것으로 예상된다. 본 논문에서는 프레임 기반 다중스레드 모델에서 I-구조 데이타의 특성에 적합한 캐쉬 구조와 I-구조 연산의 구현 방법에 대하여 제안하고, 지연시간 감내 성질(latency tolerating property)에도 불구하고 I-구조 데이타 캐쉬가 프로그램 수행 시간을 감소시킬 수 있음을 보인다. 실험 결과의 분석에 의하면, 프레임 기반 다중스레드 모델의 성능에 대한 I-구조 데이타 캐쉬의 영향 중에서 가장 중요한 것은 프레임 병렬성의 향상이다. 이것은 프로세서들에게 지연시간을 감내하는데 필요한 대체 작업을 충분히 공급함으로써 다중스레드 모델의 효율을 증가시키고 수행 시간을 단축시킨다. ; In multithreaded model, the processor does not wait for the response with a long latency on a remote memory access, but can still continue the computation by rapidly switching to a ready-to-run thread. Therefore, caching I-structure data kept in remote memory is expected to have less beneficial effect on the performance than caching ordinary data. In this paper, we propose an organization and an operation scheme of an I-structure data cache for frame-based multithreading, and show that the proposed I-structure data cache could improve the overall performance in spite of latency tolerating property of multithreaded model. The analysis on the simulation results reveals that the most important effect of I-structure data cache on the performance of frame-based multithreaded model is the enhancement of frame parallelism. That improves the efficiency of the model by supplying alternative works enough to tolerate the latency, and thus reduces the execution time

시분할체제를 위한 최적 Scheduler 설계

학위논문(석사) - 한국과학기술원 : 전산학과, 1976.2, [ [ii], 72 p. ]RRr scheduling algorithm and quantum size that affect the performance of time-sharing system are investigated. And the KTSS-I time-sharing system is implemented on the basis of above investigation. Mean response time is chosen as a tool for evaluating the performance of time-sharing system. The performance of time-sharing system can be evaluated by queueing theory, simulation, bench mark, software/hardware monitor, etc. In this paper, assuming that the interarrival time of user``s jobs has poisson distribution, the service time exponential distribution and that the no. of terminal is 8, the mean response time in RRI model is compared in Greenberger``s queueing theory and simulation technique and mean response time in RRr model without memory partitions is compared for each RRr. Additionally the mean response time in RRr model with 2 memory partition is compared and then the scheduling algorithm and quantum size having the least mean response time of them is chosen on the basis of which KTSS-I is implemented. And it is observed how mean response time in RRr obtained from simulation varies according to the number of memory partitions.한국과학기술원 : 전산학과