MULTI LEVEL MEMORY DEVICE AND ITS DATA SENSING METHOD

본 발명에 따르면, 메모리 셀에 저장된 데이터를 검출해내는 동안 셀전류를 지속적으로 흘릴 필요가 없고, 메모리 셀에 저장된 데이터의 하위 비트를 결정하는 동안 다른 메모리 셀에 저장된 데이터의 상위 비트 결정 동작을 수행할 수 있는 멀티 레벨 메모리 소자를 제공한다.본원의 제1 발명에 따른 멀티 레벨 메모리 소자는, 메모리 셀에 흐르는 셀전류를 소정의 기준치 전류와 비교하여 복수의 상위 비트를 결정하는 상위 비트 결정부; 상기 셀전류를 복제한 셀복제전류를 소정의 셀전압으로 변환하여 저장하는 전류/전압 변환부; 상기 셀복제전류를 상기 소정의 셀전압으로 변환하여 저장하는 충전시간을 결정하는 충전시간 결정부; 및 상기 충전시간 결정부로부터 출력되는 충전 종료 신호에 대응하여 복수의 하위 비트를 결정하는 하위 비트 결정부를 포함한다

Analog to digital converter for phase-change memory readout with multi-level resistance state

학위논문(석사) - 한국과학기술원 : 전기및전자공학과, 2014.2, [ v 38 p. ]본 논문에서는 차세대 메모리로써 멀티레벨로 사용되는 PCRAM 메모리 소자를 read하는 readout circuit의 구현을 다루었다. 설계된 circuit은 logarithmic한 5bit의 resolution과 10-MS/s 동작을 하며 적은 면적으로 구현해야 했다. 왜냐하면 column parallel 하게 read하기 위해 각 column당 ADC core가 들어가기 위해서 면적이 작아야 하는 문제가 있었기 때문이다. 그래서 single slope type의 ADC를 적용해 shared block으로 면적문제를 크게 완화하고 파워역시 감소하는 효과를 얻을 수 있다. 단순히 singel slope동작만을 통한 conversion이 아닌 주어진 sensing에 2bit을 얻고 나머지 3bit만 conversion시간동안 얻게 하면서 single slope ADC 자체의 동작속도 문제도 함께 해결하였다. 논문에서 보여주는 결과는 post layout simulation 결과이며 10MHz 동작에서 최대 40ns 이내로 cell을 sense하며 linearity는 DNL이 -0.6~0.1 이내임을 확인하였다. 65nm CMOS공정으로 설계하였으며 16채널을 공유하는 전체 core의 크기는 0.2이며 단일 채널의 경우 0.012의 면적을 차지한다. 전체 파워는 각 채널당 67uA, 공유block은 18uA를 소모하며 1.2V supply전압을 사용하였다.한국과학기술원 : 전기및전자공학과

TEMPERATURE COMPENSATION TYPE RESISTIVE MEMORY DEVICE

본 발명은 오보닉 문턱 스위치와 상이한 비교 전압을 이용하여 온도에 따른 독출 데이터의 오류를 최소화할 수 있는 온도 보상형 저항성 메모리 장치를 제공한다. 본 발명에 따르면, 온도 보상형 저항성 메모리 장치는, 다수의 저항성 메모리 셀 - 상기 저항성 메모리 셀은 칼코게나이드 물질 또는 오보닉 물질을 포함함 - 이 배치된 저항성 메모리 셀 어레이; 다수의 상이한 독출용 비교 전압을 출력하도록 구성된 분압 저항부; 외부로부터 인가되는 스위칭 신호에 제어되어 상기 다수의 상이한 독출용 비교 전압이나 하기 먹스를 통해 출력되는 독출용 기준 전압을 상기 다수의 저항성 메모리 셀 중 적어도 일부에 출력하는 스위칭부; 상기 독출용 비교 전압에 의해 생성되는 독출용 비교 전류와 독출용 기준 전류를 비교하여 출력하는 센스 앰프 유닛; 상기 센스 앰프 유닛으로부터 출력되는 데이터를 저장 및 출력하는 출력 데이터 저장부; 상기 출력 데이터 저장부로부터 출력되는 데이터를 이용하여 상기 독출용 기준 전압을 계산하는 평균 전압 계산부; 및 상기 평균 전압 계산부로부터 출력되는 신호에 제어되어 상기 다수의 상이한 독출용 비교 전압 중 어느 하나를 선택하는 먹스를 포함한다

ANALOG TO DIGITAL CONVERTER AND ANALOG TO DIGITAL CONVERTING METHOD WITH SKIPPING RESET

일 실시예에 따른 아날로그 디지털 변환기가 제공된다. 아날로그 디지털 변환기는 리셋 동작을 스킵하고, 제2 비트 그룹에 대응하는 커패시터 셀의 이전 사이클에서의 연결을 유지하면서, 제1 비트 그룹에 대응하는 커패시터 셀의 연결을 조정하여 아날로그 신호에 대응하는 디지털 신호를 출력할 수 있다